全国 [切换]
关于我们

FPGA高速DA处理模块开发(HITWHBX20250002)采购公告

山东威海 全部类型 2025年06月24日
下文中“***”为隐藏内容,仅对乙方宝会员用户开放,会员后可查看内容详情
项目名称 FPGA高速DA处理模块开发 项目编号 ****
公告开始日期 **** 14:11:07 公告截止日期 **** 16:00:00
采购单位 点击登录查看 付款方式 预付70%,验收后付30%
联系人 联系电话
签约时间要求 到货时间要求
预算总价 ¥410000.00
发票要求
含税要求
送货要求
安装要求
收货地址
供应商资质要求

符合《政府采购法》第二十二条规定的供应商基本条件

公告说明

采购清单1
采购商品 采购数量 计量单位 所属分类
FPGA高速DA处理模块开发 1
品牌
型号
预算单价 ¥ 410000.00
技术参数及配置要求 技术目标: FPGA高速DA处理模块完成波形产生组件的核心数字信号处理功能。完成复杂波形生成、预失真处理、时序控制与接口通信等核心功能。 a、配置外部锁相环芯片BM726SM5产生工作时钟; b、接收HDLC接口设置信号和脉冲同步信号; c、(根据HDLC设置信号和脉冲同步信号)在1200MHz载频上产生宽带LFM波形信号,带宽500MHz,脉宽受控; d、宽度LFM波形信号送DAC单元(772所B9739)输出; e、具备宽度LFM波形预失真功能; f、具备外部检波单元信号采集功能(使用FPGA片内XADC)。 技术内容: (1)外部引脚输入同步信号(PRT),FPGA每收到一个上升沿,作为线性调频信号的输出控制信号。具体流程为:FPGA收到同步信号(PRT)升沿时,读取与主控HDLC通信的FIFO存放的控制字(前一周期),根据协议进行解析,输出线性调频信号。 (2)FPGA通过SPI接口配置13所频率合成器BW726SM5内部参数,产生1600MHz时钟(输入时钟100MHz),配置完成后需要读取配置参数,确保配置成功。 技术方法和路线: a、LFM波形单元,负责产生负责脉冲线性调频信号。 b、预失真单元,负责对脉冲线性调频信号波形进行时域畸变处理。 c、预失真系数管理单元,负责接收外部输入的系数进行缓存,并向预失真单元注入工作所需的系数。 d、DAC接口单元,负责将前端信号处理产生的并行数据按DAC时序接口要求组合成高速串行数据,数据有效速率为1.6Gsps。 e、分配单元,负责将DAC输入的400M时钟进行4分频,产生100M时钟,供信号处理相关单元(如LFM波形单元、预失真系数管理单元、预失真单元)使用。 f、锁相环配置单元,负责对外部锁相环芯片BM726SM5进行参数配置,确保锁相环信号产生1.6GHz时钟用于。 付款方式: 合同签订后30日内预付70%,验收完成后支付30%。 供货期限:3个月。 质保期:1年。
参考链接
售后服务

信息来源:http:****

关注乙方宝服务号,实时查看招标信息>>
模拟toast